應用濕式微縮硬式遮罩於薄膜輪廓工法製作線寬小於100奈米之氧化鋅(ZnO)薄膜電晶體

Fabrication of Sub-100nm Film-Profile-Engineered ZnO Thin-Film Transistors in a Hardmask Wet Trimming Approach

管金儀；鄭重；彭康平；李佩雯；林鴻志

金屬氧化物 ； 薄膜電晶體 ； 薄膜輪廓工法 ； 濕式蝕刻微縮 ； 氧化鋅 ； 超短通道 ； Metal Oxide (MO) ； Thin-Film Transistor (TFT) ； Film-Profile Engineering (FPE) ； Wet Trimming ； ZnO ； Ultra-short Channel

國家奈米元件實驗室奈米通訊

25卷3期（2018 / 09 / 01）

18 - 25

繁體中文

本研究提出一個採用薄膜輪廓工法並搭配硬式遮罩(Hardmask, HM)濕式微縮(Wet Trimming)的方式來進行小於100nm通道長度的氧化鋅(ZnO)薄膜電晶體(Thin-Film Transistor，TFT)製作。此創新製程藉由緩衝氧化物蝕刻液(BOE)蝕刻二氧化矽硬式遮罩來微縮圖形線寬，於文章中也會探討不同濃度的BOE溶液對於濕式微縮的控制性與蝕刻率的比較。我們準備了三種不同濃度的BOE溶液，經過實驗發現BOE:H_2O是:1:10時有最佳的蝕刻速率。首先藉由I-line步進機利用過度曝光與過度顯影製作出線寬214nm的二氧化矽硬式遮罩，再利用BOE溶液進行濕式蝕刻微縮，可將二氧化矽硬式遮罩更進一步微縮至117nm，最後成功地製作出通道長度95奈米的氧化鋅薄膜電晶體。元件同時展現出良好的開關特性，如大於106的開關電流比、陡峭程度小於150 mV/dec的次臨限擺幅均證實了以此方法製作奈米級通道元件的可行性。

In this paper, we reported the fabrication of sub-100nm ZnO thin-film transistors (TFTs) using a hardmask (HM) wet trimming method implemented in film profile engineering (FPE) process. This scheme mainly relies on the etching of an oxide HM with the BOE solution and the impact of water dilution on the controllability and etching rate are discussed. Among the three diluted BOE:H_2O solutions we've prepared, BOE/ H_2O ratio of 1/10 is the most promising in terms of process controllability and etching rate uniformity. A 214nm channel length hardmask was obtained from overexposured I-line lithography and this length can be further shrunk down to 117nm by BOE wet trimming. ZnO TFTs with channel length of 95nm confirm good device performance such as on/off current ratio ＞10^6 and subthreshold swing ＜150 mV/dec.